# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-128243

(43) Date of publication of application: 16.05.1990

(51)Int.CI.

G06F 11/34

G06F 15/16

(21)Application number: **63-281308** 

(71)Applicant: AGENCY OF IND SCIENCE & TECHNOL

(22) Date of filing:


09.11.1988

(72)Inventor: MIYAKE HIDEO

# (54) CPU HISTORY CIRCUIT FOR PARALLEL COMPUTER

## (57) Abstract:

PURPOSE: To efficiently debug and evaluate a parallel computer by storing the collection of histories with respect to the performance of respective CPU and simultaneously starting the collection of the histories by means of clock control. CONSTITUTION: In respective CPUs 1-3 of the parallel computer system, history memory means 6 store contents showing the performance states of respective CPUs 1-3, and access means 7 store addresses which access the history memory means 6 and change the addresses. History collection simultaneous start means 8 simultaneously perform the write control of write data into the history memory means 6 in all CPUs 1-3 and the address start of the access means 7. Thus, the efficiency of debugging and evaluation in the parallel computer can be improved.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# ® 公開特許公報(A) 平2-128243

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成2年(1990)5月16日

G 06 F 11/34 15/16 450 D

7343-5B 6745-5B

審査請求 有 請求項の数 5 (全7頁)

60発明の名称 並列計算機のCPUヒストリ回路

②特 頭 昭63-281308

②出 額 昭63(1988)11月9日

**@発明者 三宅 英雄** 

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

①出 顋 人 工 菜 技 術 院 長 東京都千代田区霞が関1丁目3番1号

明 福 曹

# 1. 発明の名称

並列計算機のCPUヒストリ回路

- 2. 特許請求の範囲
- 1) 複数のCPU(1,2,3)が共通バス (4)を介してメインメモリ(5)に接続される 並列計算機システムの各CPUにおいて、

各CPUの実行状態を示す内容を格納するヒストリメモリ手段(6)と、

前記ヒストリメモリ手段(6)をアクセスする アドレスを格納するとどもにそのアドレスを変化 させるアクセス手段(7)と、

前記複数の前記CPU内にあるヒストリメモリ手段(6)への書き込みデータの書き込み制御、及び前記アクセス手段(7)のアドレス開始を同時に行うヒストリ収集同時開始手段(8)を有することを特徴とする並列計算機のCPUヒストリ回路。

- 2) 前記ヒストリ収集同時開始手段(8)は、前記ヒストリメモリ手段(6)の書き込みと、アクセス手段(7)の先頭アドレスのセッティングを共通クロックによって同時に行うことを特徴とする請求項1記載の並列計算機のCPUヒストリ回路。
- 3) 前記ヒストリ収集同時開始手段(8)は、各CPU内に入力するクロック信号とヒストリチ段(16)がヒストリを収集するか否となり手段(16)がヒストリを収集するととなり、前記アクセス手段(7)の値を形定値にリセットし、その後、前記クロック信号の制御によって供給しヒストリ回路。
- 4) 前記ヒストリ収集同時開始手段(3)は前記フラグ信号の制御により前記クロック信号の前記アンド回路(21)からの出力を一旦停止してから前記アクセス手段(7)をリセットすること

を特徴とする請求項3記載の並列計算機のCPU ヒストリ回路。

5) 複数のCPU(1, 2, 3・・・)が共通 パス(4)を介してメインメモリ(5)接続され る並列計算機システムの各CPUにおいて、

各CPUの実行状態を示す内容を格納するヒストリメモリ手段(6)と、

前記ヒストリメモリ手段をアクセスするアドレスをセットするアドレスレジスタ手段(17)と、前記アドレスレジスタ手段(17)の内容を変更し、アドレスカウンタを形成するインクリメンタ手段(18)と、

前記複数のCPU内にあるヒストリメモリ手段 (6)への書き込みデータの書き込み制御、及び 前記アドレスレジスタのアドレス開始を同時に行 うヒストリ収集同時開始手段(8)を有すること を特徴とする並列計算機のCPUヒストリ回路。

### 3. 発明の詳細な説明

#### (祖 韓)

CPU内の実行のヒストリをヒストリメモリに 収集するための並列計算機のCPUヒストリ回路 に関し、

複数のCPUが共通バスを介してメインメモリに接続される並列計算機システムの各CPUに表を格納すると、CPUの実行状態を示す内容を格納するとこれりメモリ手段と、前記にストリメモリを変化させるアクセス手段と、前記CPU内にあるとみ制御、及び前記アクタの商品のアドレス開始を同時に行うとストリス関始を同時開始手段を有するように構成する。

#### (産業上の利用分野)

本発明は、共通バスに複数のCPUが接続されている並列計算機システムに係り、更に詳しくはCPU内の実行のヒストリをヒストリメモリに収集するための並列計算機のCPUヒストリ回路に関する。

並列計算機の性能を評価する場合等において、各 CPUがどのような命令をどの時点で実行してい るかというヒストリをヒストリメモリに格納し、 そのヒストリメモリの内容を適当な時間に表示す ることが重要となる。

#### 〔従来の技術〕

従来このような並列計算機においては、各CPU内にあるローカルメモリを用いて各CPUが実行した命令を記録し、各ローカルメモリに格納された命令集合を適当な時間に収集し、それを解析することにより各CPUのヒストリの収集を行っている。

#### [発明が解決しようとする課題]

従来この種の並列計算機のヒストリ収集方式は、各CPU内にあるローカルメモリを用いていたため、デバック時あるいは評価時において、ヒストリの収集を統一的に要示装置に要示することが困難となり、従って各CPUの実行状態を観察する

のに、同一の時間軸を用いることができず、多く の時間を必要とするという問題点が生じていた。

本発明は各CPUの実行に対するヒストリの収集をヒストリメモリに格納し、クロック制御によりヒストリの収集を同時に開始することを可能とすることを目的とする。

#### (課題を解決するための手段)

- 第1図は本発明の原理プロック図である。

複数のCPU1.2.3が共通バス4を介してメインメモリ5に接続される並列計算機システムの各CPUにおいて、ヒストリメモリ手段6とアセスをは、ヒストリメモリ手段6をアクスするアドレスを指納するとともにそのアドレスを指納するとともにそのアドレスを指納するとともにそのアドレスを指納するとともにそののとストリ収集同時開始手段8は、すっての前記CPU内にあるすべてのヒストリメモリ6への書き込みデータの書き込み制御、及び前記アクセス手段7のアドレス開始を同時に行うことを特徴とする。

タを格納する。ヒストリメモリ16の内容はヒストリデータの読み出し時に出力され、例えばサービスプロセッサ19等に共通バス14を介して入力され、ヒストリの内容を表示装置20を介して 設測する。

CPU-1、CPU-2・・・CPU-Nの各 CPUは同期クロックCLK-1、CLK-2・ ・・CLK-Nによって同期し、その各ク別クロックとなって同期に対する同期クロックとなっている。また、各アドレスレジスタ17の更新に対する同期クロックとなっている。また、各アドレストー2、CLR-2・たはクリアは号CLR-1、CLR-2、・・さとるしたストリメモリ16の0番地の指定と・・このは1のときアドレスレジスタ17をもことになる。クリアは1のときアドレスレジスタ17をして、リッでは10ときアドレスレジスタ17をしたこの時にストリの収集開始を指示することになる。

クロック信号CLK-1、CLK-2、・・・

#### (作用)

本発明では共通バスに接続された複数のCPUの各CPU内にヒストリメモリ6を有し、各ヒストリメモリ6のヒストリの収集をクロック別額により同時に開始する。

#### (実 施 例)

本発明の実施例を図面を参照して説明する。

第2図は本発明の構成の第1の実施例である。
同図において、CPU-1、CPU-2・・・CPU-1、CPU-2・・・CPU-1、CPU-2・・・CPU-2・・・CPU-2・・・CPU-2・・・CPU-2・・・CPU-2・・・CPU-2・・・CPU-2・・CPU-2・・CPU-2・CPU-2・CPU-2・CPU-2・CPU-2・CPU-2・CPU-

CLK-Nは対応するヒストリメモリ17への書 き込み、及び対応するアドレスレジスタ16ヘイ ンクリメンタ18の出力のセッティングを指示す るものである。クロック信号CLK-1、CLK - 2 . · · · C L K - N が 1 のときヒストリメモ リ16及びアドレスレジスタPTR-1.PTR - 2. ・・・PTR- Nへ入力の信号を背を込む ことになる。この第1の実施例においてはまず、 クリア信号CUR-1、CLR-2、・・・・CL R-NによりアドレスレジスタPTR-1, PT R-2, ···PTR-Nの値をOにする。そし てクロック借号CLK-1、CLK-2、・・・ CLK-Nによりヒストリメモリ16(HS-1. HS-2, ··· HS-N)にヒストリが記録さ れ、インクリメンタ18 (ADD-1, ADD-2. · · · A D D - N ) により 1 が加算される。 この動作を続ければ、ヒストリメモリ16(HS -1. HS-2. ··· HS-N) の0 番地から 1 ずつアドレスがカウントアップされ、そのとき に各クロック周期においてメインメモリ15へ入

第3図は本発明の構成の第2の実施例図である。 同図において第2図と同じ記号のものは同じ番号 が示されている。16はヒストリメモリ、17は アドレスレジスタ、18はアドレスレジスタ17 の内容をインクリメントするインクリメンタ、1 5は共通メモリで、14は共通パスである。第2 の実施例においては、各CPU内にあるヒストリメモリ16(HS-1、HS-2・・・HS-N)のヒストリの収集を同時に開始するクロック制御を効率よく行うために、クロック信号とフラグの値のアンドをとるアンド回路21及びフラグをセットするフリップフロップ22がある。このフラグ用フリップフロップ22はヒストリの収集を行うかどうかのフラグをセットするもので、フラグが1のときヒストリを収集することを意味し、0のときヒストリを収集しないことを示す。

フラグフリップフロップ 2 2 に入力する信号は セット信号とリセット信号であり、セット信号は 対応するフラグの値を 1 にする信号で、リセセ 高にする信号で、リセセカる にのフラグフリップフロップ 2 2 においては、初 期時においてフリップフロップ F L A G ー 1 . F L A G ー 2 . · · · F L A G ー N の値はすべて 0 にし、クリア信号 C L R ー 1 . C L R ー 2 . · · · ・ C L R ー N によりアドレスレジスタ P T R ー 1 . P T R ー 2 . · · · P T R ー N の値を 0 にする。

従って、ヒストリメモリHS-1、HS-2、・ ・・HS-Nに供給されるクロック信号は一旦停止 止する。従ってヒストリメモリの指定される番池 は0となる。これがヒストリの収集開始の指示で ある。それからフラグの位を1にするためのセッ ト信号SET-1、SET-2、···SET-Nを各CPU-1, CPU-2, ···CPU-Nに入力し、フラグの値を1にする。それ以後、 クロック信号CLK-1。CLK-2、・・・C LK-Nにより、ヒストリメモリHS-.1、HS - 2 . · · · H S - N に メインメモリのプログラ ムカウンタの値が書き込まれてヒストリがとられ、 同じクロック周期において、インクリメンタAD D-I, ADD-2, ···ADD-Nが1加算 され次のクロックにおいてアドレスレジスタPT .. R-1. PTR-2. · · · PTR-Nの内容が 1だけ加算されることになる。この動作を疑り返 すことにより、各クロック周期においてヒストリ メモリHS-1、HS-2、・・・HS-Nに入 力されるプログラムカウンタの内容がヒストリメ

モリHS-1、HS-2、・・・HS-Nの指定されるアドレスに格納される。このようにフラグとクロックとのアンド回路AND-1、AND-2、・・・AND-Nを設置し、クロックを停止した後、フラグをセットし、それ以後入力されるクロック信号によってヒストリメモリHS-1・HS-2、・・・HS-Nにプログラムカウンクの内容をセットすることにより、異なるCPU間のヒストリ収集開始時刻を同一にすることが可能となる。

従ってCPU間のヒストリ内容の比較ができることになり、これによりCPU間の動作関係を調べることが可能となる。なお、ヒストリメモリ16の内容の収集は適当な時刻においてヒストリメモリ16から読み出され、パスを介してサービスプロセッサ19に与えられ、サービスプロセッサ19に接続されたディスプレイ表示装置20上に各CPUの内容を表示装置に表示することにより、ヒストリが観測することが可能となる。

なお、第3図の実施例においてリセット信号R

SET-1. RSET-1. ・・・RSET-N とクリア信号CLR-1. CLR-2. ・・・C LR-Nを同一信号を用いることにより、フラグ フリップフロップ22とアドレスレジスタ17を 同時にリセットしてもよい。

第4図は本発明によるヒストリ収集の表示形式である。例えばCPUが3台ある場合には、CPUー1、CPUー2、CPUー3は0から6までのクロック周期において第4図に示すように0クロック目ではCPUー1が実行され、1クロック目においてもCPUー1からCPUー3まではすべて仔止状態である。そして、4クロック周期5はおいてCPUー2が実行され、クロック周期5においてCPUー2とCPUー3が同時に実行されることが示されている。

このように本発明では各ヒストリメモリのヒストリ収集を同時に開始するようにクロック制御を行っているために並列計算機の各CPU間のヒス

トリメモリの内容を比較することができ、CPU間の動作関係を調べることが可能で、デバック時における各CPUのヒストリの内容あるいは、並列計算機の並列度に対する評価結果をヒストリメモリの内容により観測することが可能となる。

#### (発明の効果)

本発明によれば、異なるCPU間のヒストリ収集開始時刻が同一になるため、CPU間のヒストリ内容の比較ができ、さらにCPU間の動作関係を調べることが可能となり、並列計算機のデバック及び評価の効率を向上することができる。

#### 4. 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の構成の第1の実施例の構成図、 第3図は本発明の構成の第2の実施例の構成図、 第4図は本発明によるヒストリ収集の表示形式 を示すタイミング図である。

4・・・共通パス、

5 ・・・メインメモリ、

6・・・ヒストリメモリ手段、


7・・・アクセス手段、


8・・・ヒストリ収集同時開始手段。

	c₽̈∪-ı	CPU-2	CPU-3
٥			
ı	L		
2			
3		•	
4			
5			
6			


特許出願人 工業技術院長 飯塚 幸三

本発明によなヒストリ収象の及示形式 モホ T タイミング回 数 4 図





本系明の構成の第1の実施例の構成図 第2 図



本発明の構成の第2の実施例の構成図 第 3 図